華秋PCB
高可靠多層板制造商
華秋SMT
高可靠一站式PCBA智造商
華秋商城
自營(yíng)現(xiàn)貨電子元器件商城
PCB Layout
高多層、高密度產(chǎn)品設(shè)計(jì)
鋼網(wǎng)制造
專注高品質(zhì)鋼網(wǎng)制造
BOM配單
專業(yè)的一站式采購(gòu)解決方案
華秋DFM
一鍵分析設(shè)計(jì)隱患
華秋認(rèn)證
認(rèn)證檢測(cè)無(wú)可置疑
首頁(yè)>技術(shù)中心>詳情
一、如何處理實(shí)際布線中的一些理論沖突的問(wèn)題
問(wèn):在實(shí)際布線中,很多理論是相互沖突的;例如: 1。處理多個(gè)模/數(shù)地的接法:理論上是應(yīng)該相互隔離的,但在實(shí)際的小型化、高密度布線中,由于空間的局限或者絕對(duì)的隔離會(huì)導(dǎo)致小信號(hào)模擬地走線過(guò)長(zhǎng),很難實(shí)現(xiàn)理論的接法。我的做法是:將模/數(shù)功能模塊的地分割成一個(gè)完整的孤島,該功能模塊的模/數(shù)地都連接在這一個(gè)孤島上。再通過(guò)溝道讓孤島和“大”地連接。不知這種做法是否正確?2。理論上晶振與CPU的連線應(yīng)該盡量短,由于結(jié)構(gòu)布局的原因,晶振與CPU的連線比較長(zhǎng)、比較細(xì),因此受到了干擾,工作不穩(wěn)定,這時(shí)如何從布線解決這個(gè)問(wèn)題?諸如此類的問(wèn)題還有很多,尤其是高速PCB布線中考慮EMC、EMI問(wèn)題,有很多沖突,很是頭痛,請(qǐng)問(wèn)如何解決這些沖突?
答:1. 基本上, 將模/數(shù)地分割隔離是對(duì)的。 要注意的是信號(hào)走線盡量不要跨過(guò)有分割的 地方(moat), 還有不要讓電源和信號(hào)的回流電流路徑(returning currentpath)變太大。
2. 晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號(hào), 必須滿足loopgain與phase的規(guī)范, 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾, 即使加ground guard traces可能也無(wú)法完全隔離干擾。 而且離的太遠(yuǎn), 地平面上的噪聲也會(huì)影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進(jìn)可能靠近。
3. 確實(shí)高速布線與EMI的要求有很多沖突。但基本原則是因EMI所加的電阻電容或ferrite bead, 不能造成信號(hào)的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和PCB疊層的技巧來(lái)解決或減少EMI的問(wèn)題,如高速信號(hào)走內(nèi)層。 最后才用電阻電容或ferrite bead的方式, 以降低對(duì)信號(hào)的傷害。
二、在高速設(shè)計(jì)中,如何解決信號(hào)的完整性問(wèn)題?差分布線方式是如何實(shí)現(xiàn)的?對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線,如何實(shí)現(xiàn)差分布線?
答:信號(hào)完整性基本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance),走線的特性阻抗,負(fù)載端的特性,走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。差分對(duì)的布線有兩點(diǎn)要注意,一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng),另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變,也就是要保持平行。平行的方式有兩種,一為兩條線走在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side 實(shí)現(xiàn)的方式較多。 要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無(wú)法使用差分布線的。
三、關(guān)于高速差分信號(hào)布線
問(wèn):在pcb上靠近平行走高速差分信號(hào)線對(duì)的時(shí)候,在阻抗匹配的情況下,由于兩線的相互耦合,會(huì)帶來(lái)很多好處。但是有觀點(diǎn)認(rèn)為這樣會(huì)增大信號(hào)的衰減,影響傳輸距離。是不是這樣,為什么?我在一些大公司的評(píng)估板上看到高速布線有的盡量靠近且平行,而有的卻有意的使兩線距離忽遠(yuǎn)忽近,我不懂那一種效果更好。我的信號(hào)1GHz以上,阻抗為50歐姆。在用軟件計(jì)算時(shí),差分線對(duì)也是以50歐姆來(lái)計(jì)算嗎?還是以100歐姆來(lái)算?接收端差分線對(duì)之間可否加一匹配電阻?
答:會(huì)使高頻信號(hào)能量衰減的原因一是導(dǎo)體本身的電阻特性 (conductor loss), 包括集膚效應(yīng)(skineffect), 另一是介電物質(zhì)的dielectric loss。這兩種因子在電磁理論分析傳輸線效應(yīng)(transmission line effect)時(shí), 可看出他們對(duì)信號(hào)衰減的影響程度。差分線的耦合是會(huì)影響各自的特性阻抗, 變的較小, 根據(jù)分壓原理(voltage divider)這會(huì)使信號(hào)源送到線上的電壓小一點(diǎn)。至于, 因耦合而使信號(hào)衰減的理論分析我并沒(méi)有看過(guò), 所以我無(wú)法評(píng)論。對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且?/span>...
點(diǎn)擊下載
上一篇:PCB工程師總結(jié):pcb布線經(jīng)驗(yàn)精華
下一篇:PCB設(shè)計(jì)基礎(chǔ)教程PPT文檔下載
自定義數(shù)量數(shù)量需為50的倍數(shù),且大于10㎡
近期更新
查看全部>
新聞中心
掃描二維碼咨詢客戶經(jīng)理
關(guān)注華秋電路官方微信
實(shí)時(shí)查看最新訂單進(jìn)度
聯(lián)系我們:
工作時(shí)間:
一、如何處理實(shí)際布線中的一些理論沖突的問(wèn)題
問(wèn):在實(shí)際布線中,很多理論是相互沖突的;例如: 1。處理多個(gè)模/數(shù)地的接法:理論上是應(yīng)該相互隔離的,但在實(shí)際的小型化、高密度布線中,由于空間的局限或者絕對(duì)的隔離會(huì)導(dǎo)致小信號(hào)模擬地走線過(guò)長(zhǎng),很難實(shí)現(xiàn)理論的接法。我的做法是:將模/數(shù)功能模塊的地分割成一個(gè)完整的孤島,該功能模塊的模/數(shù)地都連接在這一個(gè)孤島上。再通過(guò)溝道讓孤島和“大”地連接。不知這種做法是否正確?2。理論上晶振與CPU的連線應(yīng)該盡量短,由于結(jié)構(gòu)布局的原因,晶振與CPU的連線比較長(zhǎng)、比較細(xì),因此受到了干擾,工作不穩(wěn)定,這時(shí)如何從布線解決這個(gè)問(wèn)題?諸如此類的問(wèn)題還有很多,尤其是高速PCB布線中考慮EMC、EMI問(wèn)題,有很多沖突,很是頭痛,請(qǐng)問(wèn)如何解決這些沖突?
答:1. 基本上, 將模/數(shù)地分割隔離是對(duì)的。 要注意的是信號(hào)走線盡量不要跨過(guò)有分割的 地方(moat), 還有不要讓電源和信號(hào)的回流電流路徑(returning currentpath)變太大。
2. 晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號(hào), 必須滿足loopgain與phase的規(guī)范, 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾, 即使加ground guard traces可能也無(wú)法完全隔離干擾。 而且離的太遠(yuǎn), 地平面上的噪聲也會(huì)影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進(jìn)可能靠近。
3. 確實(shí)高速布線與EMI的要求有很多沖突。但基本原則是因EMI所加的電阻電容或ferrite bead, 不能造成信號(hào)的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和PCB疊層的技巧來(lái)解決或減少EMI的問(wèn)題,如高速信號(hào)走內(nèi)層。 最后才用電阻電容或ferrite bead的方式, 以降低對(duì)信號(hào)的傷害。
二、在高速設(shè)計(jì)中,如何解決信號(hào)的完整性問(wèn)題?差分布線方式是如何實(shí)現(xiàn)的?對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線,如何實(shí)現(xiàn)差分布線?
答:信號(hào)完整性基本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance),走線的特性阻抗,負(fù)載端的特性,走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。差分對(duì)的布線有兩點(diǎn)要注意,一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng),另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變,也就是要保持平行。平行的方式有兩種,一為兩條線走在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side 實(shí)現(xiàn)的方式較多。 要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無(wú)法使用差分布線的。
三、關(guān)于高速差分信號(hào)布線
問(wèn):在pcb上靠近平行走高速差分信號(hào)線對(duì)的時(shí)候,在阻抗匹配的情況下,由于兩線的相互耦合,會(huì)帶來(lái)很多好處。但是有觀點(diǎn)認(rèn)為這樣會(huì)增大信號(hào)的衰減,影響傳輸距離。是不是這樣,為什么?我在一些大公司的評(píng)估板上看到高速布線有的盡量靠近且平行,而有的卻有意的使兩線距離忽遠(yuǎn)忽近,我不懂那一種效果更好。我的信號(hào)1GHz以上,阻抗為50歐姆。在用軟件計(jì)算時(shí),差分線對(duì)也是以50歐姆來(lái)計(jì)算嗎?還是以100歐姆來(lái)算?接收端差分線對(duì)之間可否加一匹配電阻?
答:會(huì)使高頻信號(hào)能量衰減的原因一是導(dǎo)體本身的電阻特性 (conductor loss), 包括集膚效應(yīng)(skineffect), 另一是介電物質(zhì)的dielectric loss。這兩種因子在電磁理論分析傳輸線效應(yīng)(transmission line effect)時(shí), 可看出他們對(duì)信號(hào)衰減的影響程度。差分線的耦合是會(huì)影響各自的特性阻抗, 變的較小, 根據(jù)分壓原理(voltage divider)這會(huì)使信號(hào)源送到線上的電壓小一點(diǎn)。至于, 因耦合而使信號(hào)衰減的理論分析我并沒(méi)有看過(guò), 所以我無(wú)法評(píng)論。對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且?/span>...
點(diǎn)擊下載
上一篇:PCB工程師總結(jié):pcb布線經(jīng)驗(yàn)精華
下一篇:PCB設(shè)計(jì)基礎(chǔ)教程PPT文檔下載