欧美一区二区激情三区_久久tv在线观看_日韩精品在线网站_日韩在线播放网址_亚洲精品一区二区另类图片_国产日韩亚洲欧美

1.在原理圖中定義差分對(duì)
在菜單中Place>>Directive為差分網(wǎng)絡(luò)放置差分對(duì)指令。差分對(duì)網(wǎng)絡(luò)名稱必須以“_N”和“_P”作為后輟。對(duì)差分網(wǎng)絡(luò)放置指令后要對(duì)其參數(shù)進(jìn)行配置，包括DifferentialPair名稱以及True參數(shù)。
在設(shè)計(jì)同步的時(shí)候，差分對(duì)將從原理圖轉(zhuǎn)換到pcb中。

Place directives on the schematic to define differential pairs.

在PCB中查看和管理差分對(duì)在PCB面板的下拉列表中選擇“Differential Pairs Editor”后可以查看和管理已定義的差分對(duì)。圖15-31所示的差分對(duì)屬于全局的差分對(duì)類，當(dāng)前V_RX0高亮顯示，V_RX0_N和V_RX0_P組成差分對(duì)，“-”和“+”是系統(tǒng)的標(biāo)志，指示了差分對(duì)的正負(fù)極性。

! x/ Q: U. F3 e8 n
Differential pairs can be viewed and managed in the Differential Pair Editor.

在PCB中定義差分對(duì)用戶不但可以在原理圖中定義差分對(duì)，同樣可以在PCB編輯器中定義差分對(duì)。& A* X- `9 s) Z  s
在PCB面板中選擇Differential Pairs Editor模式并點(diǎn)擊Add按鈕。在彈出的Differential Pair對(duì)話框中，在現(xiàn)有的網(wǎng)絡(luò)中選擇正極和負(fù)極網(wǎng)絡(luò)，并對(duì)差分對(duì)進(jìn)行命名后點(diǎn)擊OK。1 B% f% q) u1 T) e. C+ G* E: d

- S, {: h7 e/ O! [
Quickly create pairs from the named nets.

同樣可以通過(guò)網(wǎng)絡(luò)名稱進(jìn)行差分對(duì)的定義，對(duì)于一個(gè)差分對(duì)，其名稱有相同的前輟，并以不同的后輟作區(qū)分，如TX0_P或TX0_N。在PCB面板中點(diǎn)擊Create From Nets按鈕打開(kāi)Create Differential Pairs From Nets對(duì)話框。在對(duì)話框頂部使用過(guò)濾器從現(xiàn)存的網(wǎng)絡(luò)中篩選出差分對(duì)。如圖所示為對(duì)電路板上以“_P”或“_N”結(jié)尾的網(wǎng)絡(luò)名稱進(jìn)行篩選。% J3 z+ Z% A! a  _2 ~; [- y6 d
適用的設(shè)計(jì)規(guī)則對(duì)差分對(duì)進(jìn)行布線，必先在PCB Rules和Constraints Editor對(duì)話框（在Design>>Rules中調(diào)出）中的三項(xiàng)設(shè)計(jì)規(guī)則進(jìn)行配置，分別是：

• Routing Width - 定義了差分對(duì)線路的寬度，線路寬度可以是實(shí)際的物理寬度或根據(jù)用戶定義的特征阻抗自動(dòng)計(jì)算而得。把規(guī)則的范圍設(shè)置到差分對(duì)的目標(biāo)器件上，如*InDifferentialPair*。

• Differential Pairs Routing - 定義了差分網(wǎng)絡(luò)線路的間距和解耦合長(zhǎng)度（當(dāng)間隔寬度大于Max Gap的設(shè)置值時(shí)成對(duì)的走線將失去耦合）。把規(guī)則的范圍設(shè)置到差分對(duì)的目標(biāo)器件上，如*IsDifferentialPair*。* \- X, N" Z( {9 c. w
  

• Electrical Clearance - 定義了各個(gè)器件包括相同的網(wǎng)絡(luò)和不同的網(wǎng)絡(luò)（焊盤與焊盤間，焊盤與線路間）的間距。把規(guī)則的范圍設(shè)置到差分對(duì)的目標(biāo)器件上，如*InDifferentialPair*。+ I  j! [8 }* L! M; t! a
  

差分對(duì)線路的長(zhǎng)度可以通過(guò)Interactive Diff Pair Length Tuning（在Tools菜單中）功能進(jìn)行調(diào)整。該功能可以對(duì)差分對(duì)線路的期望長(zhǎng)度和容限值進(jìn)行實(shí)時(shí)調(diào)整，并具有不同的選項(xiàng)通過(guò)增加各種起伏的波紋狀線路調(diào)節(jié)網(wǎng)絡(luò)線路長(zhǎng)度。" ]: \- H0 k* p: f
設(shè)置設(shè)計(jì)規(guī)則的轄域設(shè)計(jì)規(guī)則的轄域定義了規(guī)則所作用的范圍。差分對(duì)可以通過(guò)如下的檢索條件例子對(duì)設(shè)計(jì)規(guī)則的轄域進(jìn)行定義。

• InDifferentialPairClass('All Differential Pairs') - 所有的成對(duì)網(wǎng)絡(luò)都屬于差分對(duì)類“All Differential Pairs”

• InDifferentialPair('D_V_TX1') -* 定義差分對(duì)名稱為“D_V_TX1”中的兩個(gè)網(wǎng)絡(luò)

• (IsDifferentialPair And (Name = 'D_V_TX1')) - 定義網(wǎng)絡(luò)名稱為“D_V_TX1”的差分對(duì)

• (IsDifferentialPair And (Name Like 'D')) -* 定義所有網(wǎng)絡(luò)名以字母“D”開(kāi)頭的差分對(duì)使用差分對(duì)向?qū)Фx規(guī)則在PCB面板差分對(duì)編輯器中點(diǎn)擊Rule Wizard按鈕可通過(guò)向?qū)У男问綄?duì)設(shè)計(jì)規(guī)則進(jìn)行設(shè)置。注意在此創(chuàng)建的規(guī)則的轄域是在點(diǎn)擊Rule Wizard按鈕前所選中的對(duì)象，如果一對(duì)差分對(duì)被選中，則設(shè)計(jì)規(guī)則的轄域是一對(duì)差分對(duì)，如果是一個(gè)差分對(duì)的類被選中，設(shè)計(jì)規(guī)則的轄域就是該差分對(duì)的類。
  

差分對(duì)布線差分對(duì)布線是一對(duì)進(jìn)行的，也就是對(duì)兩個(gè)網(wǎng)絡(luò)同時(shí)布線。對(duì)差分對(duì)進(jìn)行布線，可從菜單中選取Place » Differential Pair Routing 或通過(guò)鼠標(biāo)右鍵菜單調(diào)出差分對(duì)布線工具。此時(shí)將提示用戶選取布線對(duì)象，點(diǎn)擊差分對(duì)的任意一個(gè)網(wǎng)絡(luò)開(kāi)始布線。下圖所示為差分對(duì)布線。 + d2 h* p: [, f) C
差分對(duì)布線中使用的是遇到第一個(gè)障礙停止或忽略障礙的交互式布線模式，使用SHIFT+R快捷鍵進(jìn)行循環(huán)切換。差分對(duì)布線和交互式布線有部分相同的快捷鍵。使用數(shù)字小鍵盤中的 *  鍵進(jìn)行換層。按 5 快捷鍵來(lái)循環(huán)可能的過(guò)孔模式。按Shift+F1 快捷鍵來(lái)顯示所有可能的快捷鍵。: ~& i7 ^6 R/ h3 s. _

Differential pairs are routed simultaneously.9

}. M/ A3 B: I( h) c& U" k
% f$ J. M1 @+ V0 A
應(yīng)用差分對(duì)指示器通過(guò)添加一個(gè)差分對(duì)指示器到覆蓋區(qū)指示器的邊框，您可以快速創(chuàng)建基于覆蓋區(qū)內(nèi)的差分網(wǎng)絡(luò)的差分對(duì)。

快速地基于覆蓋區(qū)中捕獲到的差分網(wǎng)絡(luò)來(lái)創(chuàng)建差分對(duì)
包括管腳交換的FPGA設(shè)計(jì)中全面的差分對(duì)支持現(xiàn)代的FPGA，即使在一些廉價(jià)的產(chǎn)品中也提供大量的管腳供用戶配置成差分對(duì)。為了便于設(shè)計(jì)工作的開(kāi)展，Altium Designer在FPGA和PCB設(shè)計(jì)中都對(duì)基于FPGA的差分對(duì)整合作全面的支持。
在FPGA設(shè)計(jì)中，可以把單一的網(wǎng)絡(luò)定義到差分I/O上，如LVDS標(biāo)準(zhǔn)，這樣軟件就會(huì)把一對(duì)物理網(wǎng)絡(luò)映射到PCB設(shè)計(jì)中。這個(gè)過(guò)程用戶可以通過(guò)FPGA Signal Manager進(jìn)行控制。設(shè)計(jì)編譯器同樣可以確定管腳是否在PCB設(shè)計(jì)中用作差分對(duì)并正確映射到FPGA器件中。
差分對(duì)中對(duì)信號(hào)完整性的支持Altium Designer的信號(hào)完整性分析提供對(duì)差分對(duì)仿真的全面支持。在FPGA管腳中使用LVDS標(biāo)準(zhǔn)能確保運(yùn)用正確的信號(hào)完整性模型。9 G% \/ Y* x7 f# f/ Z0 j