技術中心
減少無法加工的風險，解密生產制造，了解行業(yè)規(guī)范和術語，提升行業(yè)技能
如何在PCB設計中增強防靜電ESD功能在PCB設計 中，可以通過分層、恰當的布局布線和安裝實現PCB的抗ESD設計。在設計過程中，通過預測可以將絕大多數設計修改僅限于增減元器件。通過調整PCB布局布線，能夠很好地防范ESD。
2015-07-22
6073- PCB設計中的高頻電路布線技巧高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數的印制板尺寸，能充分利用中間層來設置屏蔽，更好地實現就近接地，并有效地降低寄生電感和縮短信號的傳輸長度，同時還能大幅度地降低信號的交叉干擾等，所有這些方法都對高頻電路的可靠性有利。同種材料時，四層板要比雙面板的噪聲低20dB。但是，同時也存在一個問題，PCB半層數越高，制造工藝越復雜，單位成本也就越高，這就要求在進行PCB Layout時，除了選擇合適的層數的PCB板，還需要進行合理的元器件布局規(guī)劃，并采用正確的布線規(guī)則來完成設計。2015-07-227709
- PCB設計之單片機控制板設計原則不管是PCB板上的器件布局還是走線等等都有具體的要求。例如，輸入輸出走線應盡量避免平行，以免產生干擾。兩信號線平行走線必要是應加地線隔離，兩相鄰層布線要盡量互相垂直，平行容易產生寄生耦合。電源與地線應盡量分在兩層互相垂直。線寬方面，對數字電路PCB可用寬的地線做一回路，即構成一地網（模擬電路不能這樣使用），用大面積鋪銅。2015-07-217548
- PCB設計時的電磁兼容性（EMC）問題?伴隨著PCB走線速遞的增加，電磁兼容性（EMC）設計是我們電子工程師不得不考慮的問題。2015-07-195072
高速電路設計：互連時序模型與布線長度分析高速電路設計領域，關于布線有一種幾乎是公理的認識，即“等長”走線，認為走線只要等長就一定滿足時序需求，就不會存在時序問題。本文對常用高速器件的互連時序建立模型，并給出一般性的時序分析公式。為體現具體問題具體分析的原則，避免將公式當成萬能公式，文中給出了MII 、RMII、RGMII和SPI的實例分析。2015-07-1712265
