搜索
高速PCB的終端端接在高速PCB數(shù)字電路系統(tǒng)中，傳輸線上阻抗不匹配會(huì)造成信號(hào)反射，并出現(xiàn)過(guò)沖、下沖和振鈴等信號(hào)畸變，而當(dāng)傳輸線的時(shí)延TD大于信號(hào)上升時(shí)間RT的20％時(shí)，反射的影響就不能忽視了，不然將帶來(lái)信號(hào)完整性問(wèn)題...
2014/09/19
6608- 如何避免高速PCB設(shè)計(jì)中傳輸線效應(yīng)？很好地解決信號(hào)完整性問(wèn)題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。對(duì)復(fù)雜的設(shè)計(jì)采用一個(gè)信號(hào)層配一個(gè)地線層是十分有效的方法。此外，使電路板的最外層信號(hào)的密度最小也是減少電磁輻射的好方法，這種方法可采用"表面積層"技術(shù)"Build-up"設(shè)計(jì)制做PCB來(lái)實(shí)現(xiàn)...2014/09/195813
- 基于信號(hào)完整性分析的高速PCB設(shè)計(jì)信號(hào)完整性是指電路系統(tǒng)中信號(hào)的質(zhì)量。如果在要求的時(shí)間內(nèi)，信號(hào)能夠不失真地從源端傳送到接收端，就稱該信號(hào)是完整的。隨著半導(dǎo)體工藝的迅猛發(fā)展、IC開(kāi)關(guān)輸出速度的提高，信號(hào)完整性問(wèn)題(包括信號(hào)過(guò)沖與下沖、振鈴、反射、串?dāng)_、地彈等)已成為高速PCB設(shè)計(jì)必須關(guān)注的問(wèn)題之一...2014/09/199153
- 基于高速PCB互連設(shè)計(jì)中的測(cè)試技術(shù)講解PCB互連設(shè)計(jì)技術(shù)包括測(cè)試、仿真以及各種相關(guān)標(biāo)準(zhǔn)，其中測(cè)試是驗(yàn)證各種仿真分析結(jié)果的方法和手段。優(yōu)秀的測(cè)試方法和手段是保證PCB互連設(shè)計(jì)分析的必要條件，對(duì)于傳統(tǒng)的信號(hào)波形測(cè)試，主要應(yīng)當(dāng)關(guān)注的是探頭引線的長(zhǎng)度...2014/09/187992
- 高速PCB可控性與電磁兼容性設(shè)計(jì)隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計(jì)師們正在從事100MHZ以上的電路設(shè)計(jì)，總線的工作頻率也已經(jīng)達(dá)到或者超過(guò)50MHZ，有的甚至超過(guò)100MHZ。目前約50% 的設(shè)計(jì)的時(shí)鐘頻率超過(guò)50MHz，將近20% 的設(shè)計(jì)主頻超過(guò)120MHz...2014/09/185991
