技術(shù)中心
減少無法加工的風(fēng)險，解密生產(chǎn)制造，了解行業(yè)規(guī)范和術(shù)語，提升行業(yè)技能
關(guān)注復(fù)雜設(shè)計中的信號完整性在SoC設(shè)計中，信號之間的耦合作用會產(chǎn)生信號完整性問題，忽視信號完整性問題可能導(dǎo)致信號之間產(chǎn)生串?dāng)_，可靠性、可制造性和系統(tǒng)性能也會降低，本文介紹在ASIC芯片設(shè)計中解決信號完整性問題的方法...
2014-09-25
6791
高速設(shè)計中的信號完整性分析問題解答高速設(shè)計中的信號完整性分析問題解答2014-09-256415- 電子產(chǎn)品的抗干擾能力和電磁兼容性選用頻率低的微控制器：選用外時鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發(fā)射出成為噪聲源，微控制器產(chǎn)生的最有影響的高頻噪聲大約是時鐘頻率的3倍2014-09-255742
差分信號線的定義和優(yōu)點一個差分信號是用一個數(shù)值來表示兩個物理量之間的差異。從嚴(yán)格意義上來講，所有電壓信號都是差分的，因為一個電壓只能是相對于另一個電壓而言的。在某些系統(tǒng)里，系統(tǒng)'地'被用作電壓基準(zhǔn)點。當(dāng)'地'當(dāng)作電壓測量基準(zhǔn)時，這種信號規(guī)劃被稱之為單端的。我們使用該術(shù)語是因為信號是用單個導(dǎo)體上的電壓來表示的...2014-09-256938
并行設(shè)計FPGA和PCB，應(yīng)對系統(tǒng)設(shè)計的趨勢與復(fù)雜度日益增加的系統(tǒng)設(shè)計要求高性能FPGA的設(shè)計與PCB設(shè)計并行進行。通過整合FPGA和PCB設(shè)計工具以及采用高密度互連(HDI)等先進的制造工藝，這種設(shè)計方法可以降低系統(tǒng)成本、優(yōu)化系統(tǒng)性能并縮短設(shè)計周期...2014-09-255683
